Vertel uw vrienden over dit artikel:
Verification by Error Modeling: Using Testing Techniques in Hardware Verification - Frontiers in Electronic Testing Katarzyna Radecka 2003 edition
Verification by Error Modeling: Using Testing Techniques in Hardware Verification - Frontiers in Electronic Testing
Katarzyna Radecka
a
216 pages, biography
| Media | Boeken Hardcover Book (Boek met harde rug en kaft) |
| Vrijgegeven | 30 november 2003 |
| ISBN13 | 9781402076527 |
| Uitgevers | Springer-Verlag New York Inc. |
| Pagina's | 216 |
| Afmetingen | 155 × 235 × 14 mm · 548 g |
| Taal en grammatica | Engels |
Mere med samme udgiver
Bekijk alles van Katarzyna Radecka ( bijv. Hardcover Book en Paperback Book )