Vertel uw vrienden over dit artikel:
ASIC Design and Synthesis: RTL Design Using Verilog Vaibbhav Taraate 2021 edition
ASIC Design and Synthesis: RTL Design Using Verilog
Vaibbhav Taraate
This book describes simple to complex ASIC design practical scenarios using Verilog. It also covers architecture design strategies, multiple clock domain designs, low-power design techniques, DFT, pre-layout STA and the overall ASIC design flow with case studies.
330 pages, 184 Illustrations, color; 127 Illustrations, black and white; XXI, 330 p. 311 illus., 184
| Media | Boeken Hardcover Book (Boek met harde rug en kaft) |
| Vrijgegeven | 7 januari 2021 |
| ISBN13 | 9789813346413 |
| Uitgevers | Springer Verlag, Singapore |
| Pagina's | 330 |
| Afmetingen | 150 × 220 × 20 mm · 671 g |
Meer door Vaibbhav Taraate
Alles tonenBekijk alles van Vaibbhav Taraate ( bijv. Paperback Book en Hardcover Book )
Kerstcadeautjes kunnen tot en met 31 januari worden ingewisseld