Vertel uw vrienden over dit artikel:
Cmos Low Power Analysis: Scaling Effect & Power Delay Analysis Vijay Sharma
Prijs
€ 42,99
Besteld in een afgelegen magazijn
Verwachte levering 23 nov. - 1 dec.
Kerstcadeautjes kunnen tot en met 31 januari worden ingewisseld
Ontvang meldingen over nieuwe releases van Vijay Sharma
Onze klanten zeggen:
Voeg toe aan uw iMusic-verlanglijst
Cmos Low Power Analysis: Scaling Effect & Power Delay Analysis
Vijay Sharma
In this thesis leakage reduction techniques like stack forcing, multiple threshold CMOS, variable threshold CMOS are explored, that mitigate leakage in circuits, operating in the active mode at various temperatures. Also, implications of technology scaling on the choice of techniques to mitigate total leakage are closely examined. The result is guidelines for designing low-leakage circuits in nanometer technology nodes. Logic gates in the 180nm, 130nm, 100nm and 70nm technology nodes are simulated and analyzed. Here delay analysis of various logic circuits are also examined.
| Media | Boeken Paperback Book (Boek met zachte kaft en gelijmde rug) |
| Vrijgegeven | 1 juni 2011 |
| ISBN13 | 9783844382778 |
| Uitgevers | LAP LAMBERT Academic Publishing |
| Pagina's | 100 |
| Afmetingen | 150 × 6 × 226 mm · 167 g |
| Taal en grammatica | Duits |
